1995/01/19
大野 慎介, 前田 志門, 松下 章, 大附 辰夫, ``連想メモリを用いた高並列故障
シミュレーション手法, '' 情報処理学会 設計自動化研究会.
1995/1/20
田中 秀彦, 佐藤 政生, 大附 辰夫, ``スケッチレイアウトシステムにおける配線可
能性検証'', 情報処理学会 設計自動化研究会 Vol.95 No.6
1995/3/8
西部 隆, 磯道 康弘, 田中 秀樹, 大附 辰夫, ``アナログモジュールを対象としたレ
イアウトシステムの構築'', 情報処理学会 設計自動化研究会 Vol.74-7
1995/3/8
金沢 正博, 田中 秀彦, 佐藤 政生, 大附 辰夫, ``ビアの削減を目的とした階層的概
略配線手法'', 情報処理学会 設計自動化研究会 Vol.74-6
1995/3/15
長谷川 雄一, 猪木 孝悦, 田中 秀彦, 佐藤 政生, 大附 辰夫, ``スケッチレイアウト
最適化手法−スペーシングと引き剥がし再配線−, ''情報処理学会 ＶＬＳＩ設計技術研究会
1995/3/30
戸川 望, 佐藤 政生, 大附 辰夫, ``Maple-opt: A Simultaneous Technology
Mapping, Placement and Global Routing Algorithm for FPGA with Performance
Optimization, '' Technical Report No.95-14
1995/4/1
戸川 望, 佐藤 政生, 大附 辰夫, ``A Hierarchical Circuit Partitioning Algorithm for Multi-FPGA Systems, ''Technical Report No.95-18
1995/4/1
西田 浩一, 佐藤 政生, ``ＳＦＬ／ＰａｒｔｈｅｎｏｎによるＬＳＩ設計'', 電子
情報通信学会 総合大会
1995/4/20
戸川 望, 佐藤 政生, 大附 辰夫, ``Maple-opt. パス遅延制約を考慮したＦＰＧＡ
用テクノロジーマッピング・配置・概略配線同時処理手法, ''電子情報通信学会 回路とシステム軽井沢ワークショップ
1995/6/1
戸川 望, 佐藤 政生, 大附 辰夫, ``マルチＦＰＧＡを対象とした階層的回路分割手
法, ''情報処理学会 ＶＬＳＩ設計技術研究会
1995/7/19
戸川 望, 佐藤政生, 大附 辰夫, ``I/Oピン数最小化を目的とした回路分割手法, ''
第３回FPGA/PLD Design Conference
1995/8/1
大野慎介, 前田志門, 佐藤政生, 大附 辰夫, ``A CAM-Based Parallel Fault
Simulation Algorithm with Mnimal Storage Size, '' Proc. SASIMI'95
1996/8/31
戸川 望, 佐藤 政生, 大附 辰夫,
``Maple-opt: A Simultaneous Technology Mapping,
Placement and Global Routing Algorithm for FPGAs with
Performance Optimization, ''
Proc. ASP-DAC'95/ CHDL'95/VLSI'95
1995/10/20
川田 容子, 戸川 望, 佐藤 政生, 大附 辰夫, ``動作記述からのデータ
フローグラフ生成手法, ''電子情報通信学会 ＶＬＳＩ設計技術研究会
1995/10/20
西田 浩一, 戸川 望, 佐藤 政生, 大附 辰夫, ``リソースアロケーショ
ンを考慮したデータパス・スケジューリング手法, ''
電子情報通信学会 ＶＬＳＩ設計技術研究会
1995/12/1
戸川 望, 佐藤 政生, 大附 辰夫, ``A Circuit Partiotioning Algorithm
with Replication Capability for Multi-FPGA Systems, ''
IEICE Trans. Vol.E78-A No.12
1995/12/1
大野 慎介, 佐藤 政生, 大附 辰夫, ``A CAM-Based Parallel Fault
Simulation Algorithm with Minimal Storage size, ''
IEICE Trans. Vol.E78-A No.12