1996/3/7
石渡 宏明，戸川 望，佐藤 政生，大附 辰夫，``条件分岐構造を持つコントロー
ルデータフローグラフの時間制約スケジューリング手法，''電子情報通信学会
VLSI設計技術研究会 Vol. 95 No.133
1996/3/7
西田 浩一，戸川 望，佐藤 政生，大附 辰夫．``イタレーション間データ依存制
約を考慮したパイプライン化DSPスケジューリング手法，''電子情報通信学会
VLSI設計技術研究会 Vol.95 No.134
1996/3/25
戸川 望, 佐藤 政生, 大附 辰夫,
``A Simultaneous Technology Mapping, Placement, and Global Routing Algorithm for FPGAs with Path Delay Constraints'',
IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, vol.E79-A, no.3
1996/4/1
戸川 望, 佐藤 政生, 大附 辰夫,
``Simultenious Placement and Global Routing for Transport-Processing FPGA Layout'',
Technical Report, no.96-11
1996/4/22
戸川 望, 佐藤 政生, 大附 辰夫,
``パス遅延制約を考慮したマルチFPGA用回路分割手法'',
電子情報通信学会 回路とシステム軽井沢ワークショップ
1996/5/24
戸川 望, 佐藤 政生, 大附 辰夫,
``通信処理用FPGAを対象とした配置・概略同時配線処理手法'',
情報処理学会, DA80-3
1996/5/24
金井 宏和, 戸川 望, 佐藤 政生, 大附 辰夫,
``プリント配線板を対象とした二層均等化スペーシング手法'',
情報処理学会, DA80-2
1996/6/1
戸川 望, 佐藤 政生, 大附 辰夫,
``A Circuit Partitioning Algorithm with Path Delay Constraints for Multi-FPGA Systems'',
Technical Report, no.96-２３
1996/8/30
鈴木 克青, 戸川 望, 佐藤 政生, 大附 辰夫,
``データパス設計を対象とした高位合成システム'',
情報処理学会 ＤＡシンポジウム'96論文集
1996/8/30
鈴木 克青, 戸川 望, 佐藤 政生, 大附 辰夫,
``高位合成システムを用いた画像符合化アルゴリズムのハードウェア合成手法'',
情報処理学会 ＤＡシンポジウム'96論文集
1996/9/1
柴田 修一, 長谷川 雄一, 佐藤 政生, 大附 辰夫,
``スケッチレイアウトシステムにおける配線可能性検証手法'',
回路実装学会誌, vol.11, no.6
1996/9/1
長谷川 雄一, 柴田 修一, 佐藤 政生, 大附 辰夫,
``柔軟性の高いレイアウトシステムのためのデータ表現方法'',
回路実装学会誌, vol.11, no.6
1996/10/18
桃枝 孝一郎, 川崎 隆志, 大附 辰夫,
``入力パタン並列故シミュレーションの高速化手法'',
電子情報通信学会技術研究報告, VLD96-63
1996/10/18
戸川 望, 佐藤 政生, 大附 辰夫,
``パス長制約を考慮した通信処理用ＦＰＧＡ向け配置・概略配線同時処理手法'',
電子情報通信学会技術研究報告, VLD96-56
1996/11/18
戸川 望, 佐藤 政生, 大附 辰夫,
``A Performance-Oriented Circuit Partitioning Algorithm with Logic-Block Replication for Multi-FPGA Systems'',
Proceedings of IEEE Asia Pacific Conference on Circuit ad Systems '96
1996/11/26
鈴木 克青, 戸川 望, 佐藤 政生, 大附 辰夫,
``Scheduling and Allocation Algorithms for Entropy CODEC'',
Proceedings of the Synthesis and System Integration of Mixed Technologies SASIMI '96
1996/12/25
戸川 望, 佐藤 政生, 大附 辰夫,
``Simultenious Placement and Global Routing for Transport-Processing FPGA Layout'',
IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, vol.E79-A, no.12
1997/3/7
加藤 健吉, 戸川 望, 佐藤 政生, 大附 辰夫,
``接続コストの最小化を目的とした高速アロケーション手法'', 電子情報通信学会技術研究報告, VLD96-96
1997/3/7
柴田 修一, 戸川 望, 佐藤 政生, 大附 辰夫,
``スケッチレイアウトシステムにおけるBGAパッケージ配線手法'',
電子情報通信学会技術研究報告, VLD96-106
1997/3/
戸川 望, 佐藤 政生, 大附 辰夫,
``A Circuit Partitioning Algorithm with Path Delay Constraints for Multi-FPGA Systems'',
IEICE Trans. Fundamentals of Electoronics, Communications and Computer Sciences, vol.E80-A, no.3