1998/5/?
中嶋雄一郎, 鈴木将貴, 戸川 望, 柳澤 政生, 大附 辰夫, 分布定数回路の遅延感度解析に基づくクロック配線最適化手法, 電子情報通信学会, May-98, 21, 28
1998/6/?
戸川 望, 柳澤 政生, 大附 辰夫, A Fast Scheduling Algorithm Based on Gradual Time-Frame Reduction for Datapath Synthesis, "IEICE trans.Fundamentals, VOL.E81-A, NO5", Jun-98, 1231, 1241
1998/6/?
戸川 望, 萩 佳代子, 柳澤 政生, 大附 辰夫, An FPGA Layout Reconfiguration Algorithm Based on Global Routes for Engineering Changes in System Design Specifications, "IEICE trans.Fundamentals, VOL.E81-A, NO6", Jun-98, 873, 884
1998/7/18
中本真児, 戸川 望, 柳澤 政生, 大附 辰夫, 最適解を保証するリソースバインディング, 情報処理学会 DAシンポジウム’98, 1998/7/18, 245, 250
1998/9/?
寺島信, 戸川 望, 柳澤 政生, 大附 辰夫, 機能メモリを使用したプロセッサを対象とするハードウェア/ソフトウェア協調合成システム, 電子情報通信学会 CPSY98-85, Sep-98, 31, 38
1998/9/?
戸川 望, 柳澤 政生, 大附 辰夫, "Maple-opt:A Performance-Orinented Simulateneous Technology Mapping, Placement, and Global Routing Algorithm for FPGA's", "IEEE Trans. on CAD of IC and Systems, VOL 17, NO9", 1998/9/?, 803, 818
1998/?/?
, 戸川 望, 鵜飼 薫, 柳澤 政生, 大附 辰夫, , A simultaneous placement and global routing alogorithm for FPGAs with power optimization, Proc. APCCAS'98, , 125, 128
1998/?/?
趙 庭榮, 大附 辰夫, A fast motion-compensation scheme for video coding using feature vector matching, Proc. APCCAS'98, 635, 638
1998/12/10
井上 大輔, 戸川 望, 柳澤 政生, 大附 辰夫, FPGAのマクロブロックを対象とした配置・概略配線同時処理手法, "電子情報通信学会 VLD98-115, CPSY98-135", 1998/12/10, 123, 130
1998/12/?
戸川 望, 久樹 隆史, 柳澤 政生, 大附 辰夫, A High-Level Synthesis System for Digital Signal Processing Based on Data-Flow Graph Enumeration, "IEICE Trans. on Fundamentals of Electronics Communications and Computer Sciences, vol.E81-A, no.12", 1998/12/?, 2563, 2575
1999/1/18
戸川 望, 桜井 崇志 , 柳澤 政生, 大附 辰夫, A hardware/software partitioning algorithm for processor cores of digital signal processing, Proc. ASP-DAC' 99, 1999/1/18, 335, 338
1999/2/5
中村 剛, 戸川 望 , 柳澤 政生, 大附 辰夫, , 2種類のレジスタファイルを持ったディジタル信号処理向けプロセッサのハードウェア/ソフトウェア協調合成システムとその並列化コンパイラ, 電子情報通信学会 FTS98-132, 1999/2/5, 71, 78
1999/3/5
長谷川 洋平, 戸川 望, 柳澤 政生, 大附 辰夫, FPGAを用いた再構成可能システムとその応用, 電子情報通信学会 VLD98-143
1999/3/5
戸川 望, 荒 宏視 , 柳澤 政生, 大附 辰夫, A depth-constrained technology mapping algorithm for logic-blocks composed of tree-structured LUTs, "IEICE Trans. on Fundamentals of Electronics Communications and Computer Sciences, vol.E82-A, no.3"